逻辑分析仪它主要包括计算机接口、触发识别、数据采集、数据存储和数据显示等五大部分。数据显示部分由PC机的显示系统完成,其他部分由系统硬件实现。数字域的逻辑分析不单纯是数据采集与显示的过程,它还应能根据测试者的要求,实时地跟踪、识别感兴趣的触发事件,并以各种方式显示事件到来前后被测系统的状态,可方便地解决测试系统中存在的逻辑状态问题。
增强型并口(Enhanced parallel port,EPP)接口模式是PC机并行接口模式的一种,从第三代计算机开始被广泛应用于各种计算机外部设备,只需一根25针的并口连接电缆即可实现外设与计算机的连接,操作简便。
逻辑分析仪触发识别模块是完成逻辑分析测试功能的关键部分,它不但包括普通测试中的内、外触发,正、负边沿触发功能,还应具有状态触发、毛刺触发以及各种事件的组合触发功能。
对于数字域系统测试,本文所关心的重点并不是信号在连续时间上的电压值,而是在采样时钟作用下各路信号的逻辑电平值。本系统的输入包括96个逻辑通道,每个通道的信号在所选择采集时钟的作用下,分别与用户预先设置好的阈值(门限)电平进行比较,形成逻辑电平后存入数据存储区。可设置的阈值电平有TTL、ECL以及用户自定义电平(范围为-6~+10 V),可根据输入信号的具体情况选择设置,测试数据的电压范围为-25~+25V。
逻辑分析仪系统设计的另一个关键技术在于数据存储速度与数据采集时钟频率的匹配。为了降低系统设计成本,本文选择的静态存储器(SRAM)读写速度不高,同时为了保证更高的采集频率,在设计中须采用降速存储技术。